職責
1.负责高性能企业级存储类、网络通讯类芯片的相关模块级/子系统级/系统级的逻辑、算法设计及RTL实现。
2.参与芯片设计的整个流程、芯片架构设计，完成RTL代码实现高性能数字电路设计，参与分析功能验证、优化芯片功耗、面积和性能。
3.与验证、后端、固件及软件团队密切合作，发现并解决设计中的问题。
4.编写综合、时序分析等数字流程的脚本和环境。
5.编写测试向量，完成逻辑模块及芯片级的RTL、网表功能仿真和验证。
6.参与FPGA原型验证系统设计和调试工作。
7.参与芯片Bringup测试和支持芯片量产工作。
8.完成各节点交付，及时编写规范的设计验证文档和标准化资料，实现资源与经验共享。
2.参与芯片设计的整个流程、芯片架构设计，完成RTL代码实现高性能数字电路设计，参与分析功能验证、优化芯片功耗、面积和性能。
3.与验证、后端、固件及软件团队密切合作，发现并解决设计中的问题。
4.编写综合、时序分析等数字流程的脚本和环境。
5.编写测试向量，完成逻辑模块及芯片级的RTL、网表功能仿真和验证。
6.参与FPGA原型验证系统设计和调试工作。
7.参与芯片Bringup测试和支持芯片量产工作。
8.完成各节点交付，及时编写规范的设计验证文档和标准化资料，实现资源与经验共享。
職務要件
微电子/集成电路/电子工程/通讯或相关专业，硕士优先。
扎实的数字电路理论基础，精通Verilog/SystemVerilog等硬件描述语言，具有良好代码习惯，熟悉功能覆盖和随机测试等。
熟练使用前端设计和仿真调试工具，如DC/VCS/NC-Sim/Verdi等EDA Tool。
掌握至少一种脚本语言，如Shell/Perl/TCL/Makefile/Python等。
有SSD控制器领域直接工作经验优先。
熟悉NVMe/PCIe/AMBA AXI等协议优先。
有通信信道编码算法（LDPC/BCH/RS等）或者加密算法（AES/RSA等）实现经验优先。
有IO/Clock/Power等设计经验优先。
熟悉STA/Formal Check/CDC流程优先。
高度的责任心与自我驱动力、良好的沟通与跨部门合作精神。
公司基本信息
返回
顶部
顶部